Концепция контроллера прерываний для МЭСМ-6

[vak]

Я предлагаю сделать контроллер прерываний для МЭСМ-6 по мотивам одной из известных ардуинной публике архитектур. Упростить и адаптировать к 48-битному слову. Из опыта разработки RTOS для этих чипов, мне лично по душе подход PIC32.

Ограничимся 48 внешними прерываниями.

Введём регистр активных прерываний РАП, отдалённый аналог бэсмовского ГРП. Единица в каком-то бите означает, что поступил соответствующий сигнал прерывания. Единица "залипает", пока не будет сброшена софтом.

Введём регистр маски разрешённых прерываний РМРП, аналогичный бэсмовскому МГРП. Если бит маски установлен в единицу, и в регистре активных прерываний тоже стоит единица в этом бите, то на вход процессора будет подан запрос прерывания.

Выделим для этих регистров по два дополнительных адреса: "установка в 1" ии "установка в 0". Запись битовой маски по первому адресу уставливает эти биты в единицу, записо по второму адресу сбрасывает их в 0.

Введём регистр номера текущего прерывания РНП (только чтение). На каждом такте проверяем, если есть активные прерывания (РАП) и разрешены ли они (РМРП). В этом случае заносим номер самого старшего бита в РНП и активируем глобальный сигнал прерывания для процессора.

Для каждого прерывания выделим отдельный адрес обработчика, скажем 0100-0157. Адреса ниже 0100 будут заняты отработчиками экстракодов.

Ориентировочый список внешних прерываний:
1. Таймер 0.
2. Таймер 1.
3. Блок GPIO, включая внешние сигналы прерываний.
4. Сторожевой таймер.
5. Асинхронный порт UART 0.
6. Асинхронный порт UART 1.
7. Порт SPI 0.
8. Порт SPI 1.
9. Порт I2C 0.
10. Порт I2C 1.

Comments

[x86128]

По мне так чем проще хардвер и чем ближе к БЭСМ-6, тем лучше. НЕД-УИ-МОД-ПБ достаточно для перехода на обработчик конкретного прерывания по произвольному динамически устанавливаемому адресу, а НЕД-УИ-ПБ - для перехода по статическому диапазону адресов.

Хорошее решение.

Регистры всех периферийных блоков я бы предложил отобразить в память. Занять под них диапазон 77000-77777. Так к ним удобнее будет обращаться из языков высокого уровня. Команды РЕГ и УВВ не особо нужны. Совместимость с БЭСМ-6 нам тут никак не помогает.

То есть мы всё таки отказываемся от команд РЕГ (для обращения к спец. регистрам УУ (процессора)) и УВВ (для обращения к периферийным регистрам) ? И делаем всё обращение к системным регистрам через ATX, XTA(и др. AEX,AOX и т.д.) через MMU?

[spamsink]

Отображение внешних регистров в память, возможно, упростит архитектуру, но сделает результат не клоном БЭСМ-6, а скорее клоном СВС.

[vak]

Я предлагаю отказаться от команд РЕГ и УВВ. Пусть клон СВС, тоже неплохо. На самом деле мы делаем не клон, а как бы новую машину, продолжающую линию БЭСМ в сторону микроконтроллеров.

[x86128]

Хорошо. Вынесу регистры статуса, масок прерываний за MMU. Выкину РЕГ и УВВ.

Микрокод будет просто тогда по прерыванию заходить в один вектор и передавать управление на адрес 0100.

По адресу 0100 будет будет лежать тогда utc РНП, UJ 0101. РНП когда нету активных запросов на прерывания будет давать 0.

Так нормально?

Единственное, что тут еще вылезло. Посмотрел какие бывают штны - AHB-lite, APB, SBA.
На fpga получается все read шины slave'ов собирают в один "жирный" такой мультиплексор - это нормально? Или надо сделать все выходы slave'ов с output enable с третьим состоянием?

[vak]

Да вроде нормально.

Решение для шины AHB-lite можно подсмотреть в MIPSfpga+ и SchoolMIPS:

https://github.com/MIPSfpga/mipsfpga-plus

https://github.com/MIPSfpga/schoolMIPS