Оптимизации АЛУ

[spamsink]

После переписывания дорогих команд сборки, разборки и сдвига в многотактный вид и исправления нормализации вправо инвертированных мантисс (прибавлять младший бит инверсии можно по ходу нормализации, и в окончательном суммировании РМРу участвовать больше не нужно) всё стало гораздо компактнее:

There are 31 levels of combinational cells
2-input LUTs: 309
3-input LUTs: 231
4-input LUTs: 228
5-input LUTs: 375
6-input LUTs: 726
Total LUT area: 1869
State : 204
(FF) : 204
CARRY4 : 132
DSP : 6

Коммит будет сегодня вечером.

Comments

[vak]

Умеет ли он синтезировать для семейства Altera Max 10? Интересно бы скорость прикинуть.

https://www.intel.com/content/www/us/en/products/programmable/fpga/max-10.html

У Max10конфигурационная память прямо на основном кристалле, поэтому он несколько удобнее по жизни.

[spamsink]

Наверное, умеет, но внутренняя лицензия показывает в меню только Synopsys и Xilinx.

[vak]

Синтезировал на скорую руку АУ через Altera Quartus для Max10. Получается 123-135 МГц (при 85°C-0°C соответственно).

Размер логики:
Total combinational functions: 3290
Dedicated logic registers: 211

[spamsink]

Частота, считай, практически та же, что и у Xilinx, а разница в количестве лутов, видимо, или из-за деталей реализации умножителя, или из-за того, что они более агрессивно реплицируют именно логику, а не регистры.