(1) Отлично. Для GPIO может понадобиться больше 8 адресов, например отдельные регистры для установки-сброса битов по маске (как IECSET и IECCLR). В будущем захочется программно включать pull-up/pull-down резисторы, когда чипы FPGA смогут это делать.

(2) Накладывать при записи это правильно. В принципе, на следующем такте оно и так наложится, но лучше при записи его не игнорировать, из принципа.

(3) Сбоя не будет, ведь IEC сбрасывается по reset и отключает реакцию на IFS.